5月25日，華為正式發(fā)表“韜（τ）定律”，為半導(dǎo)體與電子系統(tǒng)演進(jìn)提供全新指導(dǎo)原則。預(yù)計(jì)到2031年，基于該定律的高端芯片晶體管密度有望達(dá)到1.4納米制程的同等水平。受此消息影響，A股市場(chǎng)芯片產(chǎn)業(yè)鏈午后持續(xù)走高，東芯股份、華虹公司、甬矽電子收獲“20CM漲停”，中芯國(guó)際、盛美上海、拓荊科技、東微半導(dǎo)等10余股漲超10%。
蔻町智能聯(lián)合創(chuàng)始人、CTO陳秋武告訴記者，在現(xiàn)代信息技術(shù)飛速發(fā)展的半個(gè)多世紀(jì)中，半導(dǎo)體產(chǎn)業(yè)的繁榮與演進(jìn)始終圍繞著一個(gè)被奉為圭臬的底層邏輯——摩爾定律：通過(guò)不斷縮小晶體管的物理尺寸，集成電路在單位面積內(nèi)能夠容納更多的計(jì)算單元，從而實(shí)現(xiàn)芯片性能指數(shù)級(jí)攀升與單位計(jì)算成本持續(xù)下降。然而，隨著硅基工藝節(jié)點(diǎn)向亞納米時(shí)代挺進(jìn)，這一基于“幾何縮微”的單向演進(jìn)路徑正面臨嚴(yán)峻的物理極限和經(jīng)濟(jì)效益雙重挑戰(zhàn)。
在此行業(yè)背景下，華為在電氣電子工程師學(xué)會(huì)于上海舉辦的國(guó)際電路與系統(tǒng)研討會(huì)上，由公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表題為《半導(dǎo)體新路徑探索與實(shí)踐》的主旨演講，正式推出韜（τ）定律。該定律提出，以“時(shí)間（τ）縮微”改寫(xiě)傳統(tǒng)“幾何縮微”作為半導(dǎo)體產(chǎn)業(yè)全新演進(jìn)核心邏輯，通過(guò)邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號(hào)傳播時(shí)延，不斷提升晶體管密度，從而實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。
多位受訪的行業(yè)人士表示，相較于摩爾定律聚焦芯片單一維度的尺寸迭代，韜（τ）定律構(gòu)建起貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系。這將強(qiáng)化體系化的能力，而不單是芯片的能力。
“該體系以系統(tǒng)性降低時(shí)間常數(shù)τ為目標(biāo)，旨在驅(qū)動(dòng)各層級(jí)性能、能效、晶體管密度的持續(xù)提升。”何庭波詳解：在器件層面，通過(guò)優(yōu)化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級(jí)時(shí)間常數(shù)τ；在電路層面，通過(guò)邏輯折疊技術(shù)突破傳統(tǒng)平面布局的物理邊界，顯著縮短關(guān)鍵路徑的走線長(zhǎng)度并有效降低信號(hào)傳播的電阻和電容負(fù)載，實(shí)現(xiàn)晶體管密度和電路性能大幅提升；在芯片層面，通過(guò)“軟件、架構(gòu)、芯片”的全棧軟硬芯協(xié)同設(shè)計(jì)，基于實(shí)際工作負(fù)載實(shí)現(xiàn)指令流和數(shù)據(jù)流的細(xì)粒度控制，提高系統(tǒng)級(jí)并行度和效率，大幅降低端到端執(zhí)行時(shí)間；在系統(tǒng)層面，定義靈衢總線，重構(gòu)計(jì)算系統(tǒng)互聯(lián)協(xié)議，實(shí)現(xiàn)超節(jié)點(diǎn)的統(tǒng)一內(nèi)存編址和原生內(nèi)存語(yǔ)義，大幅降低系統(tǒng)通信時(shí)延。
全球計(jì)算聯(lián)盟秘書(shū)處CTO苗福友對(duì)韜（τ）定律的創(chuàng)新價(jià)值予以高度認(rèn)可。他表示，當(dāng)前模塊間通信時(shí)延已成為制約高端計(jì)算效率的核心因素，傳統(tǒng)以半導(dǎo)體硬件資源數(shù)量衡量計(jì)算性能的標(biāo)準(zhǔn)，早已不能反映產(chǎn)業(yè)實(shí)際狀況。而韜（τ）定律突破傳統(tǒng)體系局限，綜合架構(gòu)創(chuàng)新、Chiplet、先進(jìn)堆疊等多項(xiàng)前沿技術(shù)，從通信時(shí)延這一維度重構(gòu)計(jì)算性能評(píng)價(jià)標(biāo)準(zhǔn)，為行業(yè)發(fā)展提供了全新思路與重要突破方向。
事實(shí)上，韜（τ）定律并非純理論構(gòu)想，而是經(jīng)過(guò)長(zhǎng)期落地驗(yàn)證的成熟技術(shù)體系。何庭波在演講中披露，過(guò)去六年，華為基于韜（τ）定律已成功設(shè)計(jì)和量產(chǎn)381款芯片，廣泛覆蓋千行百業(yè)數(shù)字化轉(zhuǎn)型需求。其中，計(jì)劃于2026年秋季推出的麒麟芯片，率先采用邏輯折疊技術(shù)，性能大幅提升。預(yù)計(jì)到2031年，基于韜（τ）定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。
針對(duì)該定律對(duì)國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈的影響，業(yè)內(nèi)人士分析認(rèn)為，韜（τ）定律將全方位提振國(guó)內(nèi)芯片產(chǎn)業(yè)信心，利好全產(chǎn)業(yè)鏈發(fā)展。短期來(lái)看，將直接帶動(dòng)國(guó)內(nèi)半導(dǎo)體材料、制造、封測(cè)等上下游企業(yè)發(fā)展；長(zhǎng)期來(lái)看，為國(guó)內(nèi)芯片設(shè)計(jì)企業(yè)規(guī)避先進(jìn)制程受限風(fēng)險(xiǎn)、突破技術(shù)瓶頸，提供了全新的可行路徑。同時(shí)業(yè)內(nèi)也直言，這條全新演進(jìn)路徑仍面臨諸多挑戰(zhàn)，該技術(shù)體系依托華為長(zhǎng)期高強(qiáng)度研發(fā)投入與技術(shù)積累成型，行業(yè)內(nèi)多數(shù)企業(yè)難以快速?gòu)?fù)刻，半導(dǎo)體產(chǎn)業(yè)的全新升級(jí)之路依舊任重道遠(yuǎn)。
對(duì)于產(chǎn)業(yè)未來(lái)發(fā)展，何庭波強(qiáng)調(diào)開(kāi)放合作的核心價(jià)值：“未來(lái)一定屬于開(kāi)放合作。在半導(dǎo)體演進(jìn)的路徑上，沒(méi)有一家企業(yè)可以獨(dú)自解答所有答案。在韜（τ）定律的路徑下，我們期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作，共同推動(dòng)半導(dǎo)體與電子產(chǎn)業(yè)持續(xù)發(fā)展。”
苗福友也指出，目前韜（τ）定律仍處于行業(yè)探索初期，尚未形成通用的衡量指標(biāo)，后續(xù)需要匯聚全行業(yè)力量共同研討、迭代完善，最終打造成為業(yè)界通用的半導(dǎo)體技術(shù)評(píng)價(jià)與演進(jìn)標(biāo)準(zhǔn)。
|